회사 블로그 MPS HR1211GY 다중 모드 PFC 및 현재 모드 LLC 컨트롤러 프로그래밍 가능한 청각 소음 감축 제어

Shenzhen Mingjiada Electronics Co., Ltd.는 MPS의 제어 아키텍처: 디지털 평균 전류 PFC + 전류 모드 LLC 다중 모드 PFC 및 전류 모드 LLC 컨트롤러를 공급 및 재활용하며, 프로그래밍 가능한 가청 소음 억제 제어 기능을 제공합니다.

I. 제어 아키텍처: 디지털 평균 전류 PFC + 전류 모드 LLC 제품 개요

HR1211GY(HR1211GY-0001-Z)는 MPS(CoreSource Systems)에서 출시한 디지털 올인원 PFC+LLC 공진 컨트롤러로, 65W~300W 범위의 고출력 오프라인 스위칭 전원 공급 장치에 최적화되어 있습니다. 이 칩은 프론트엔드 다중 모드 역률 보정(PFC) 회로와 백엔드 전류 모드 LLC 공진 컨트롤러를 통합합니다. 혁신적으로 프로그래밍 가능한 음향 노이즈 억제 제어 시스템을 특징으로 합니다. 내장된 디지털 코어와 UART 매개변수 구성 인터페이스를 활용하여 전체 부하 범위에서 높은 효율성과 우수한 역률을 제공하는 동시에 어댑터, 디스플레이 전원 공급 장치, 산업용 전원 공급 장치에서 흔히 발생하는 변압기 및 인덕터 음향 노이즈 문제를 해결합니다. 고출력 PD 고속 충전, 올인원 전원 공급 장치, LED 드라이버 및 산업용 에너지 저장 전원 공급 장치에 이상적인 제어 솔루션입니다.

기존의 아날로그 PFC+LLC 솔루션은 고정된 하드웨어 매개변수를 가지고 있어 경부하 버스트 모드에서 가청 노이즈에 매우 취약합니다. 반면, 제어 아키텍처: 디지털 평균 전류 PFC + 전류 모드 LLC는 하이브리드 디지털-아날로그 아키텍처를 채택하여 주변 부품을 수정할 필요 없이 PFC 스테이지 및 LLC 스테이지의 작동 모드, 주파수 범위 및 버스트 타이밍을 유연하게 소프트웨어로 조정할 수 있습니다. 이를 통해 인간의 귀에 민감한 200Hz~2kHz 주파수 대역을 정밀하게 회피하여 노이즈와 효율성의 균형 잡힌 최적화를 달성합니다.

II. 제어 아키텍처: 디지털 평균 전류 PFC + 전류 모드 LLC

의 핵심 아키텍처 및 작동 원리

1. PFC 스테이지: 하이브리드 CCM/DCM 다중 모드 디지털 평균 전류 제어

PFC는 특허받은 디지털 평균 전류 제어를 채택하여 CCM(연속 전도 모드)과 DCM(불연속 전도 모드) 간의 자동 전환을 지원합니다:

중부하 조건(CCM): MOSFET 피크 전류를 줄이고 전력 출력 범위를 넓히며, 엄격한 고조파 및 역률 사양을 충족하고 IEC 61000-3-2를 쉽게 준수합니다.

중부하 조건(CCM/DCM 하이브리드): 스위칭 손실과 전도 손실의 균형을 맞춥니다.

경부하/대기 조건(DCM + 구성 가능한 디지털 소프트 버스트): 가청 노이즈 억제 전략과 함께 스위칭 주파수를 제어적으로 감소시켜 인덕터의 자기 변형으로 인한 윙윙거리는 소음을 최소화합니다.

내장된 4비트 프로그래밍 가능한 슬로프 보상은 하위 조화 발진을 효과적으로 억제하고 시스템 루프 안정성을 향상시킵니다.

2. LLC 스테이지: 전류 모드 공진 제어(정상 상태/주파수 호핑/버스트—세 가지 모드)

기존의 전압 모드 LLC와 달리 HR1211GY는 전류 모드 제어를 채택하여 더 빠른 루프 응답과 더 강력한 부하 과도 안정성을 제공하며, 세 가지 작동 모드 간의 적응형 스위칭을 지원합니다:

정상 상태 연속 모드: 중부하~중부하 범위에서 연속적인 스위칭을 유지하여 공진 캐비티에서 안정적인 ZVS를 보장합니다.

스킵 모드: 중부하~경부하의 경우, 스위칭 사이클을 간헐적으로 건너뛰어 손실을 줄입니다.

디지털 주파수 제어 버스트 모드: 매우 낮은 부하 또는 대기 상태의 경우; 프로그래밍 가능한 가청 노이즈 억제의 핵심 메커니즘 역할을 합니다.

칩은 적응형 데드 타임 조정(ADTA) 및 용량성 모드 보호(CMP)를 통합하여 전체 작동 중에 1차측 MOSFET의 제로 전압 스위칭(ZVS)을 보장하므로, 용량성 작동 중 하드 스위칭으로 인한 손실 증가 및 노이즈 증폭을 방지합니다.

III. 프로그래밍 가능한 가청 노이즈 억제 제어제어 아키텍처: 디지털 평균 전류 PFC + 전류 모드 LLCHR1211GY

는 디지털 레지스터를 통해 다차원 프로그래밍 가능한 노이즈 감소를 구현하며, 다음과 같은 핵심 제어 방법을 사용합니다:

1. 버스트 모드 주파수의 프로그래밍 가능한 상한 및 하한

버스트 시작/정지 주파수 범위를 사용자 정의하여 인간의 청각에 민감한 200Hz~2kHz 범위에서 버스트 작동 주파수를 이동시킵니다. 최대/최소 버스트 주파수 및 버스트 히스테리시스 임계값을 구성합니다.

2. 디지털 소프트 스위칭 버스트 타이밍

버스트 펄스의 점진적인 활성화/비활성화를 지원하여 기존의 하드 스위칭으로 인한 전류 서지를 제거하고 인덕터의 진동 여기 소스를 줄입니다.

3. 2단계 PFC 및 LLC 협조 노이즈 감소 전략

UART를 통해 두 스테이지의 다운 컨버전 포인트 및 모드 전환 임계값을 동기적으로 구성하여 PFC와 LLC가 저주파에서 독립적으로 작동하여 발생하는 비트 노이즈를 방지합니다.

4. 부하 임계값의 유연한 구성

사용자 정의 가능한 주파수 호핑 및 버스트 모드 진입/종료 부하 지점을 통해 설계자는 자기 부품을 교체할 필요 없이 변압기 및 인덕터의 특성에 따라 노이즈 성능을 미세 조정할 수 있습니다.

장점 비교: 아날로그 컨트롤러 노이즈 감소 솔루션은 고정된 하드웨어 RC 매개변수에만 의존합니다. HR1211GY는 R&D, 디버깅 및 대량 생산 중 언제든지 소프트웨어 기반으로 노이즈 성능을 최적화할 수 있어 자기 부품의 반복 주기 단축에 크게 기여합니다.제어 아키텍처: 디지털 평균 전류 PFC + 전류 모드 LLC

HR1211GY

의 주요 하드웨어 통합 기능

내장형 고전압 시작 전류 소스

기존의 시작 저항이 필요 없습니다. AC 입력 전원이 손실되면 고전압 핀이 X-커패시터 방전 회로로 재활용되어 외부 방전 저항이 필요 없으며, 안전 규정을 충족하고 BOM을 간소화합니다.

고 및 저측 드라이버 회로 통합

단일 칩으로 PFC MOSFET 및 LLC 1차측 상하단 브리지 MOSFET을 직접 구동하여 PCB 레이아웃을 단순화합니다.

초저 무부하 전력 소비

최적화된 대기 제어 로직으로 무부하 전력 소비를 100mW 미만으로 줄여 EuP 및 CoC 레벨 6 에너지 효율 표준을 쉽게 충족합니다.

UART 디지털 구성 인터페이스제어 아키텍처: 디지털 평균 전류 PFC + 전류 모드 LLCV.

HR1211GY

포괄적인 보호 메커니즘

입력 저전압 잠금(UVLO), 출력 과전압 보호(OVP)

독립적인 PFC/LLC 과전류 보호(OCP), 과부하 보호(OPP)

온칩 과열 보호(OTP), 출력 단락 보호(SCP)제어 아키텍처: 디지털 평균 전류 PFC + 전류 모드 LLC

VI.

HR1211GY

의 주요 전기 매개변수 요약

AC 입력 전압 범위: 85V~265V AC

프로그래밍 가능한 최대 스위칭 주파수: 최대 250kHz

패키지: SOIC-20 (HR1211GY)제어 아키텍처: 디지털 평균 전류 PFC + 전류 모드 LLC

통신 인터페이스: 하드웨어 UART

VII.

HR1211GY

의 일반적인 응용 시나리오

USB PD 3.1 100W~240W 다중 포트 고속 충전 어댑터(GaN 전력 솔루션에 이상적)