회사 블로그 레네사스 RC38108A100GBB FemtoClock®3 초저단계 노이즈 지터 억제기와 시계 생성기

레네사RC38108A100GBB페메토 클로크®3 초저단계 노이즈 지터 완화기 및 클로크 생성기

RC38108A100GBB초저단상 소음 지터 억제기, 다주파수 시계 합성기, 디지털 제어 오시레이터 (DCO) 입니다. 이 유연한,저전력 장치 출력 시계는 4G 및 5G RF 트랜시버에 대해 초저단역 단계 소음과 거짓이며 112Gbps 및 224Gbps SerDes에 대해 25fs-rms 이하의 jitter.

스펙RC38108A100GBB
출력 수:8 출력
최대 출력 주파수:2.5 GHz
최대 입력 주파수:1 GHz
패키지/사건:BGA-64
작업 주기 - 최대:55%
Jitter: 25 fs
공급 전압 - 최대:1.89V
공급 전압 - 최소:1.71V
가동 전류:29mA
최소 작동 온도:- 40 C
최대 작동 온도: + 85 C
습도에 민감함:예
작동 공급 전압:1.71V ~ 1.89V

출력 타입:CML, HCSL, LVCMOS, LVDS

특징RC38108A100GBB
25fs RMS 이하의 jitter, 12kHz에서 20MHz, 4MHz HPF의 초저단상 소음 합성기
두 개의 독립적인 낮은 단계 소음 동기화 도메인
네 개의 독립적인 낮은 단계 소음 주파수 영역
JESD204B/C 지원
디지털 변환기 (TDC), 낮 시간 (TOD) 카운터 및 PTP 시계와 시간 동기화 블록
독립적인 정수 분할자를 가진 8개의 시계 출력
6: LVDS, HCSL (AC-LVPECL) 또는 CML
2: LVDS, HCSL (AC-LVPECL) 또는 LVCMOS
출력 주파수 범위:
CML: DC ~ 2.5GHz
LVDS 또는 HCSL: DC에서 1GHz
LVCMOS: DC ~ 250MHz
두 개의 디ферен셜 클럭 입력으로 구성할 수 있는 네 개의 단일 끝 클럭 입력
1.8V 전원 공급에서 작동합니다.
시계 입력은 장치가 꺼지면 1.8V 입력을 견딜 수 있으며, 1mA 미만의 침몰
CLKIN 입력 주파수 범위: DC ~ 1GHz
시간 동기화 TDC는 1PPS와 PP2S 입력을 지원합니다.
DPLL는 ITU-T G.8262 및 G를 준수합니다.8262.1
DPLL 입출력 단계 변동 ≤ 100ps
DCO 주파수 해상도 < 10-13
패키지: 7 × 7mm, 64-BGA

의 적용RC38108A100GBB
광적 프론트엔드 DAC/ADC 및 DSP의 타이밍
112Gbps 및 224Gbps SerDes를 위한 참조 시계
5G 유통 단위 (DU), 스위치 및 라우터
정밀 시간 프로토콜 (PTP) 에 기반한 고성능 DCO 시계

블록 다이어그램RC38108A100GBB