메시지를 남겨주세요
곧 다시 연락 드리겠습니다!
귀하의 메시지는 20-3,000 자 사이 여야합니다!
이메일을 확인하십시오!
정보가 많을수록 커뮤니케이션이 향상됩니다.
성공적으로 제출되었습니다!
곧 다시 연락 드리겠습니다!
메시지를 남겨주세요
곧 다시 연락 드리겠습니다!
귀하의 메시지는 20-3,000 자 사이 여야합니다!
이메일을 확인하십시오!
—— 니시카와 일본 에서
—— 미국 에서 온 루이스
—— 독일 에서 온 리처드
—— 말레이시아 에서 온 팀
—— 러시아 에서 온 빈센트
—— 니시카와 일본 에서
—— 미국 에서 온 샘
—— 독일 에서 온 리나
공급 격자 LAE5UM-25F-6BG381E 필드 프로그래밍 가능한 게이트 배열 IC
제품 설명
LAE5UM-25F-6BG381E는 향상된 DSP 아키텍처, 고속 SerDes 및 경제적인 FPGA 조직에서 고속 소스 동기 인터페이스와 같은 고성능 기능을 제공하기 위해 최적화되었습니다.
특징
시스템 통합을 높이기 위해 더 높은 논리 밀도
12K ~ 44K LUT
197~203 사용자 프로그래밍 가능한 I/O
내장된 SerDes
270 Mb/s, 최대 3.2 Gb/s, SerDes 인터페이스 (ECP5UM 자동차)
RDR (1.62 Gb/s) 및 HDR (2.7 Gb/s) 에서 eDP를 지원합니다.
기기당 최대 4개의 채널: PCI Express, 이더넷 (1GbE, XAUI, SGMII) 및 CPRI
완전히 캐스케다블 슬라이스 구조
높은 성능의 번식과 축적을 위해 12 ~ 160 조각
강력한 54비트 ALU 동작
시간 분할 멀티플렉스 MAC 공유
원형화 및 단축
각 슬라이스는 지원
36 x 36의 절반, 18 x 18의 2개 또는 9 x 9의 4개의 곱셈
고급 18 x 36 MAC 및 18 x 18 곱- 곱- 축적
(MMAC) 사업
유연 한 메모리 자원
최대 1.944 Mb sysMEMTM 임베디드 블록 램 (EBR)
194k에서 351k 비트 분산 RAM
sysCLOCK 아날로그 PLL 및 DLL
LAE5-45에서 4개의 DLL와 4개의 PLL; LAE5-25과 LAE5-12에서 2개의 DLL와 2개의 PLL
미리 설계된 소스 동기 I/O
I/O 셀에 있는 DDR 레지스터
전용 읽기/쓰기 레벨링 기능
전용 기어 로직
소스 동기 표준 지원
ADC/DAC, 7:1 LVDS, XGMII
고속 ADC/DAC 장치